HPC半導體技術
應用於面板級中介層之多晶片封裝電性補正技術
- 技術特色
- 晶片位移補償XY：50 μm；θ：0.3°
- 晶片整合數：4個
- Panel Per Hour：16 @G2.5
- RDL層數：4層
- 線寬/孔徑：3μm/6μm
- 基板翹曲：< 0.5mm @G2.5 (After Debonding)
技術內容
因應未來IC高速運算需求，開發無光罩高解析適應形圖案化補償技術，驗證於晶片優先(Chip First)IC封裝之重佈線層(Re-distribution Layer, RDL)，達到水平位移(XY)50μm與角度位移(θ)0.3o的補償能力，並具備線路電性補償設計，可應用於面板級中介層。| Items | 2024 | 2023 |
|---|---|---|
| Electrical Compensation Design | Resolution: 2μm | NA |
| Digital Dynamic Connection | XY:50μm; θ: 0.3° | XY:50μm; θ: 0.3° |
| Low Temp. Build up Film with High Resolution | Line/Via: 3μm/6μm; Curing: 180°C | Line/Via: 5μm/7μm; Curing: 180°C |
單位：電子與光電系統研究所
姓名：吳胤璟
電話：03-5913685
信箱：gary.wu@itri.org.tw